1.组合逻辑：全加器2.组合逻辑：四选一选择器3.组合逻辑：38译码器4.组合逻辑：逻辑操作5.组合逻辑：移位操作6.时序逻辑：计数器7.时序逻辑：异步复位D触发器8.时序逻辑：同步复位D触发器9.时序逻辑电路：复杂D触发器
1.组合逻辑：全加器
- assign 中赋值的变量类型必须为wire类型；
- always中或者initial中赋值必须为reg类型；
2.组合逻辑：四选一选择器
3.组合逻辑：38译码器
4.组合逻辑：逻辑操作
5.组合逻辑：移位操作
6.时序逻辑：计数器
时序逻辑赋值使用非阻塞赋值<=
7.时序逻辑：异步复位D触发器
if/else存在优先级
8.时序逻辑：同步复位D触发器
9.时序逻辑电路：复杂D触发器
- 作者:Conor
- 链接:https://www.xzhh.top/article/circuit
- 声明:本文采用 CC BY-NC-SA 4.0 许可协议，转载请注明出处。
